Kierunek Informatyka Stosowana, Studia I stopnia, Rok 4, Blok 4

AGH WFiIS, rok akademicki 2019/2020

Syllabus
Wykład
poniedziałek 1120 - 1250, sala D-10 1
środa 1120 - 1250, sala D-10 D-czarna
dr inż. Andrzej Skoczeń
D10, p.222, tel. +48 12 617-28-72, e-mail: skoczen@fis.agh.edu.pl
Laboratorium dr inż. Andrzej Skoczeń
poniedziałek 1300 - 1600, sala 207 Kartkówki
środa 1300 - 1600, sala 207 Kartkówki
czwartek 1300 - 1600, sala 207 Kartkówki
czwartek 1620 - 1920, sala 207 Kartkówki
Projekt sala 209 dr inż. Andrzej Skoczeń
poniedziałek 1300 - 1600 Projekt i ocena końcowa
środa 1300 - 1600 Projekt i ocena końcowa
czwartek 1530 - 1830 Projekt i ocena końcowa
piątek 1700 - 2000 Projekt i ocena końcowa
Dostępność środowiska projektowego Vivado Xilinx: >>
Zasady zaliczania:
ocena z laboratorium Na każdych zajęciach odbywa się kartkówka z tematyki ostatnio omawianej na wykładzie. Jedne zajęcia przeznaczone są na sprawdzian praktyczny - samodzielne wykonanie prostego projektu.
Do zaliczenia konieczne jest odbycie wszystkich kartkówek i osiągnięcie co najmniej 8 punktów na 16 możliwych. W przypadku uyzskania wyniku poniżej 8 punktów konieczna jest kartkówka poprawkowa, która składa się z czterech pytań losowo wybranych z wszystkich dotychczasowych. Ocena z kartkówki poprawkowej jest wstawiana w miejsce najsłabszego wyniku.
W przypadku otrzymania oceny niedostatecznej ze sprawdzianu praktycznego konieczne jest jego powtórzenie.
Ocena z laboratorium OL jest średnią ocen z kartkówek i sprawdzianu praktycznego.
ocena z projektu Prezentacja działającego projektu; dostarczenie plików z kodem źródłowym; przygotowanie sprawozdania w formie dokumentacji technicznej zbudowanego układu -> ocen OP
ocena końcowa Średnia: 50% oceny z laboratorium OL i 50% oceny z projektu OP.
Zasady przygotowania i oceniania sprawozdań:
Sprawozdanie powinno mieć charakter dokumentacji użytkowej i technicznej zbudowanego urządzenia.
Powinno:
1. zawierać opis funkcjonalny i konstrukcyjny urządzenia,
2. zawierać informacje umożliwiające uruchomienie urządzenia bez studiowania kodu,
3. podawać opis zastosowanych algorytmów i metody ich implementacji,
4. podawać opis zastosowanych protokołów transmisji: konstrukcja ramki danych, komendy, bity sterujące itp.

Kryteria oceniania:
1. Umiejętność określenia wymagań projektowych,
2. Umiejętność opisu algorytmu i metod jego implementacji,
3. Umiejętność zwięzłego opisu konstrukcji urządzenia z użyciem czytelnych rysunków i komentarzy do nich,
4. Umiejętność sporządzenia rysunków: graf stanów, diagram, schemat blokowy, a może także ideowy (?),
5. Umiejętność określenia i podania parametrów technicznych zbudowanego urządzenia jak: maksymalna częstotliwość pracy, zakres generowanych amplitud, częstotliwość próbkowania, liniowość itp.
Ponadto zwracam uwagę na informacje zawarte w raporcie syntezy. Bardzo proszę poddać go analizie pod kątem ilości wykorzystanych zasobów i granicznych parametrów czasowych. Bardzo cenna jest analiza liczby przerzutników, które projektujący spodziewa się w swoim kodzie w porównaniu do liczby przerzutników wywnioskowanych z kodu przez narzędzie syntezy.
Sprawozdanie należy dostarczyć e-mailem w formacie PDF. Nie powinno ono zawierać kodów w Verilogu.
Sprawozdanie musi być napisane poprawnym językiem polskim (gramatyka, ortografia) i nie zawierać "literówek".
Drugim załącznikiem e-maila powinien być spakowany katalog projektu środowiska ISE (po uprzednim wykonaniu czyszczenia projektu Cleanup Project Files...).
Niemile widziane jest wstawianie do sprawozdania zdjęć i przeklejanie rysunków z innych źródeł. Rysunki powinny być oryginalne, sporządzone w oparciu o zaobserwowane przebiegi i/lub zgromadzone dane pomiarowe.

Moje uwagi prześlę e-mailem z zadaniem poprawek (gdy uznam to za konieczne). Ocena za projekt będzie wystawiona dopiero po zastosowaniu się do wszystkich moich uwag.
Literatura polska:
W. Wrona"Verilog. Język w projektowaniu układów cyfrowych.", Wydawnictwo Pracowni Komputerowej Jacka Skalmierskiego, 2009
Z. Hajduk"Wprowadzenie do języka Verilog", Wydawnictwo BTC, 2009
J. Majewski, P. Zbysiński"Układy FPGA w przykładach", Wydawnictwo BTC, 2007
Standardy:
IEEE Std 1364-2001IEEE Standard Verilog Hardware Description Language >>   >>   >>
IEEE Std 1076-2008IEEE Standard VHDL Language Reference Manual >>   >>
IEEE Std 1800-2005 IEEE Standard SystemVerilog - Unified Hardware Design, Specification and Verification Language >>   >>
Literatura po angielsku:
Ming-Bo Lin"Digital System Designs and Practice Using Verilog HDL and FPGAs.", John Wiley & Sons, 2008
B. J. LaMeres"Introduction to Logic Circuits & Logic Design with Verilog", Springer, 2017
Konsultacje:
dr Skoczeńwtorek 1200 - 1300, D-10-222

Poniższe materiały są w trakcie redakcji. Dlatego proszę podchodzić do nich krytycznie. Mogą zawierać błędy.


Materiały z wykładu

1 Wprowadzenie w HDL i FPGA Wprowadzenie 
    
2 FPGA i Verilog FPGA 
    
3 Verilog - składnia cz.1 Verilog 
    
4 Verilog - składnia cz.2 Verilog 
    
5 Verilog - składnia cz.3 Verilog 
    
6 Verilog - składnia cz.4 Verilog 
    
7 Symulatory i układy synchroniczne Symulatory 
    
8 Automat skończony Automat 
    
9 Kodowanie automatu; konstrukcja układu FPGA Kodowanie 
    
10 Konfiguracja układu FPGA; technologia układu ASIC Konfiguracja 
    


Propozycje projektów

1 Woltomierz cyfrowy Woltomierz 
    
2 Kalkulator Kalkulator 
    
3 Generator przebiegu Generator 
    
4 Sejf hotelowy Sejf 
    
5 Termometr 3-wire Termometr 
    
6 Licznik BCD Licznik 
    


Materiały do laboratorium

1 Mruganie diodami Mruganie 
    
2 Interface SPI Interface 
    
3 Enkoder obrotowy Enkoder 
    
4 Transkodery Transkodery 
    
5 Wyświetlacz OLED Wyświetlacz 
    
6 Interface SPI (uproszczony) Interface 
    


Materiały pomocnicze

1 Teoretyczne aspekty w technice cyfrowej Teoretyczne 
    
2 Przewodnik użytkownika płyty ZedBoard Przewodnik 
    
3 Schemat elektryczny płyty ZedBoard Schemat 
    

Pełny plik Xilinx Design Constraints dla modułu ZedBoard: >>


Plik COE dla wyświetlacza OLED: >>


Plik dla zadania $readmemh dla wyświetlacza OLED: >>